展示 HN：在浏览器中编写、模拟和合成 VHDL/Verilog

Show HN: Write, simulate and synthesize VHDL/Verilog in the browser

原始链接: https://risingedge.pro

**即时反馈** 提交您的代码，秒级获取仿真结果与综合报告。快速修复、迭代并从中学习。 **实时波形** 在浏览器中直接以交互式波形图的形式查看仿真结果。 **引导式课程** 从基础到进阶的结构化课程，每一步都配有测试您理解程度的挑战。 **多语言支持** 编写 VHDL 或 SystemVerilog。两者均在同一真实的 EDA 工具链上运行。 **练习挑战** 基于真实测试平台的剧情驱动型 HDL 挑战，对所有人免费开放。选择一个挑战并在浏览器中完成。 **无需配置** 省去数小时的工具安装时间和昂贵的许可证费用。一切皆在浏览器中运行，几秒钟即可就绪。