## Zirgen:为 RISC Zero 构建算术电路 Zirgen 是一种编译器,用于一种专门的语言——也称为“zirgen”,旨在为 RISC Zero 证明系统创建算术电路。虽然大多数 RISC Zero 开发使用 Rust 和 RISC-V zkVM,但 Zirgen 允许直接与证明系统集成,以优化性能和构建自定义加速器。 目前仍在开发中,Zirgen 使开发者能够构建高度高效的组件,甚至整个虚拟机,这些组件可以通过证明组合集成到 RISC Zero 生态系统中。 未来的开发包括与 Circom 集成,允许验证 Circom 电路见证,并在 zkApp 中实现递归。Zirgen 编译为 Rust、C++ 和递归 VM 谓词,为应用程序开发提供灵活性。